PATENT ABSTRACTS OF JAPAN

(11)Publication number:

53-060546

(43) Date of publication of application: 31.05.1978

(51)Int.CI.

H03F 1/48

(21) Application number: 51-135332

(71)Applicant: HITACHI LTD

(22)Date of filing:

12.11.1976

(72)Inventor: YAMAMURA MASAYORI

YAMASHITA KIICHI

(54) AMPLIFIER

(57) Abstract:

PURPOSE: A bipolar transistor is inserted between FET for input and the output stage to suppress Miller effect by utilizing the characteristics of FET and bipolar Tr, thereby obtaining the high input impedance and wide-band amplifier.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁

公開特許公報

⑩特許出願公開

昭53—60546

f) Int. Cl.²H 03 F 1/48

識別記号

砂日本分類・98(5) A 3198(5) A 21

庁内整理番号 6243-53 6243-53 ❸公開 昭和53年(1978) 5 月31日

発明の数 1 審査請求 未請求

(全 3 頁)

砂增幅器

即特

顧 昭51—135332

②出 願

額 昭51(1976)11月12日

⑫発 明 者 山村正順

膀田市市毛1070番地 株式会社

日立製作所水戸工場内

同

山下喜市

国分寺市東恋ヶ窪1丁目280番 地 株式会社日立製作所中央研 究所内

⑪出 願 人

人 株式会社日立製作所

東京都千代田区丸の内一丁目5

番1号

個代 理 人 弁理士 薄田利幸

発明の名称 増製器

特許請求の範囲

ドビT増幅器において、入力用ドビTと出力段 との間にペイポーラトランジスタを挿入した回路 構成とすることを特徴とする増幅器

発明の詳細な説明

本発明は入力段にFET (Field Effect Transistor)を用い、パイポーラトランジスタを入力段と出力段との分離用として使用した増幅器に関し、特に高入力インピーダンス、広帯域な増幅器を提供するにある。

対近、次列通信網として光通信網が脚光を浴びており、研究開発が盛んに行なわれている。光通信においては受光素子の光電変換3/Nは光電変換信号を増配する後段の増亀器の入力インピーダンスの実数部比。、が大きい程高くなるから、比。、の大きな増幅器を用いることが有効である。一方、増船器の入力インピーダンスは容量性であるから比。、が大きい場合には、受光素子の出力回路(該

学

素子のパイアス抵抗を含む)の時定数が大きくなり、大幅な帝域劣化を生じる。この劣化は、原理的には高域補負回路を通すことにより補償できるが、帝域劣化が大きい場合、実際には完全に補償することは困難である。また、高域での利得を非常に大きくする必要があることから、関略規模、不安定性が増大する。このことから、増船器の入力容量は小さいことが要求される。更に上述が要求される。

で来、かかる例として第1図に示す如き回路構成の増幅器が使われている。この増幅器はよどで 2を使用しているため、 Bea は数M 2 と大きく出て来る。然したがら、 F と T のゲート、 ドレイン間容量を Cpc、 ゲート、 ソース間容量を Cec、 ソース接地の出力容量を Co、 伝達コンダクタンスを Ba、 F と T の入力容量を Ci、3の抵抗値を bu とすると

 $C_1 = C_0 + C_{E0} + (1 + g_E h_L) C_{D0}$ (1) と扱わされる如く、ミラー効果に起因する容量 g_L $h_L C_{D0}$ が大きい為、 C_1 を小さくすることは困難 であつた。又、8 mの周波数依存性が無視できる場合には、増幅器の帯域は低度出力インピーダンス

$$Z_{L} (= \frac{R_{L}}{1 + \mu R_{L} (C_{ep} + C_{pq})}).$$

で決まり、次式で与えられる。

即ち

$$f = \frac{1}{2 \pi R_{L} (C_{RP} + C_{PQ})} \dots (2)$$

ここでf:3 a B B 放 数、 C_{ED}: F B T のソース ドレイン間容量

②式から明らかな如く Coc、Copが大きい程「は小さくなる。例えば数百MHz帝で使用可能とされる 3 SK45でも Coc+ Copは 4~5 pPとかなり大きくれを 5002 (利得は Sa 私であるから Sa が 1 4mg の時利待 7) とすると「は約 8 0 MHz となるから、「を大きくするには利待を犠牲にしなければならない。

本発明の目的は上記した従来技術の欠点を解決 した高入力インピーダンス、広帯坂の増幅器を提供するにある。

パイポーラトランジスタのC。 は1~2 PF であり、Coo+Coo に比べ1/2~1/5 と小さく、
fu、= 5000 とすると「so=320MHz と広帯域に出来る。第2図の基本回路を用いて第3図、第4図のよりを登動増幅器を構成することが出来る。
とれらは第2図の回路構成の持つ特徴の外に温度安定性、パイプス安定性を待ることが出来る。例えば、第2図において、温暖によつで両方の入力端子矩圧が共に上つたとすると愛動増幅器の特徴として回相の入力関増幅しないため、出力は温度に対して安定である。またドレイン電流の変化分はIpは

特開昭53-60546(2)

上記の目的を達成するために発明した回路構成の一実施例を第2図に示す。同図ではドビTの負荷抵抗となるカスコード接続したパイポーラトランジスタ6の入力抵抗(「・+「・/タ)が数十日と小さい為、ミラー効果を抑制することが出来、その為入力容量に、を「FETの入力容量にほぼ等しくすることが出来る。即ち

$$C_1' = C_0 + C_{80} + \{1 + g_{e}(r_0 + r_0/\beta)\} C_{00}$$

---(3)

ここで p: バイボーラトランジスタのエミツタ接 地電流増編率

$$g_{\bullet}(r_{\bullet}+r_{\bullet}/\beta)\ll 1$$
 is

 $C_i' \approx C_0 + C_{gg} + C_{Dg} \dots \dots$ (4)

となり、大幅な入力容量の低減化が可能である。 また、本光明の増幅器の帯取り。は、パイポーラトランジスタで決まり、3の抵抗値を此、C...を ペース・コレクタ間容量とすれば

$$f_{\pi_s} = \frac{1}{2\pi C_{sb} B_b} \dots$$
 (5)

と表わされる。一般に数百MHz 帯で使用される

タを省略しても第3回と同等の特性が得られる。 以上、説明したごとく本発明によればドレTと バイポーラトランジスタの特徴を生かしてミラー 効果を抑制し、高入力インピーダンス、広帯域の 増幅器を得ることが出来る。

図面の簡単な説明

第1回は従来の実施例を示す回路図、第2図~ 第4回は本発明による実施例を示す回路図である。 1、8、9:入力端子、2、10、11:FET、 3、12、19:抵抗器、4、17、18:出力 端子、5、7、15、16、21:電原端子、

代埋人 弁埋士 雇田利息











